ＩＳＡバスの端子は、以下のようになっています。
この図は、ＩＳＡバスコネクタを上から見た図になっています。

			+-----+
	Gnd		|[] []|		-IOCHK
	RESETDRV	|[] []|		SD7
	+5V		|[] []|		SD6
	IRQ9		|[] []|		SD5
	-5V		|[] []|		SD4
	DRQ2		|[] []|		SD3
	-12V		|[] []|		SD2
	-OWS		|[] []|		SD1
	+12V		|[] []|		SD0
	Gnd		|[] []|		IOCHRDY
	-SMEMW		|[] []|		AEN
	-SMEMR		|[] []|		SA19
	-IOW		|[] []|		SA18
	-IOR		|[] []|		SA17
	-DACK3		|[] []|		SA16
	DRQ3		|[] []|		SA15
	-DACK1		|[] []|		SA14
	DRQ1		|[] []|		SA13
	-REFRESH	|[] []|		SA12
	CLK		|[] []|		SA11
	IRQ7		|[] []|		SA10
	IRQ6		|[] []|		SA9
	IRQ5		|[] []|		SA8
	IRQ4		|[] []|		SA7
	IRQ3		|[] []|		SA6
	-DACK2		|[] []|		SA5
	TC		|[] []|		SA4
	BALE		|[] []|		SA3
	+5V		|[] []|		SA2
	OSC		|[] []|		SA1
	Gnd		|[] []|		SA0
			+-----+
			+-----+
	-MEMCS16	|[] []|		-SBHE
	-IOCS16		|[] []|		LA23
	IRQ10		|[] []|		LA22
	IRQ11		|[] []|		LA21
	IRQ12		|[] []|		LA20
	IRQ15		|[] []|		LA19
	IRQ14		|[] []|		LA18
	-DACK0		|[] []|		LA17
	DRQ0		|[] []|		-MEMR
	-DACK5		|[] []|		-MEMW	
	DRQ5		|[] []|		SD8	
	-DACK6		|[] []|		SD9
	DRQ6		|[] []|		SD10
	-DACK7		|[] []|		SD11
	DRQ7		|[] []|		SD12
	+5V		|[] []|		SD13
	-MASTER		|[] []|		SD14	
	Gnd		|[] []|		SD15
			+-----+

主要信号の意味は以下の通りです。

CLK             ８ＭＨｚ程度の信号
-IOR , -IOW     Ｉ／Ｏの読み書き信号です
-MEMR , -MEMW   メモリの読み書き信号です
-SMEMR , -SMEMW 下位１ＭＢのメモリ読み書き信号です
SA0 〜 SA19     メモリ空間２４ビット中のＬＳＢ側２０ビットです
　　　　　　　  Ｉ／Ｏ空間の場合は１６ビットフルデコードしなければなりません
-SBHE           １６ビットアクセスにて、D8〜D15が有効である事を示します
AEN             ＤＭＡサイクル中、Ｈになります
-REFRESH        ＤＲＡＭのリフレッシュのサイクル中、Ｌになります
LA17 〜 LA23    メモリ空間２４ビット中のＭＳＢ側７ビットです
BALE            上のアドレスのラッチ用信号です
SD0 〜 SD15     データバスです。インテル形式ですからご注意を
-MEMCS16        メモリスレーブが１６ビット幅であることを示します
-IOCS16         Ｉ／Ｏスレーブは１６ビット幅であることを示します
IOCHRDY         ウェイトサイクル要求です
-0WS            CPUなどに対する高速バスサイクル要求です
TC		最後のＤＭＡサイクルであることを示します
DRQn            ＤＭＡ転送要求です
-DACKn          ＤＭＡ転送要求に対する転送許可です
-MASTER         -DACKnを受けたのちの、バス要求信号です
IRQn            ＬからＨへの立ち上がりエッジで割り込みを要求します
-IOCHCK         Ｌにすることで、マスク不可能な割り込みを発生させます
RESETDRV        リセット信号です
OSC             １４．３１８１８ＭＨｚの信号です

トランジスタ技術 １９９５年３月号「ＰＣ／ＡＴ互換機ハードウェア研究」 ＣＱ出版