アドレスマップ、割込マップ、FPGAレジスタマップ作成。
しかしまだウェイト数とDMA有無の記載無し。CPUからのアクセス時、DMAの有無はいいとして、ウェイト数はどうやって決めればいいんだ？FPGAは私が作るんだから、アクセスタイミングも自分で作るんだよな。いやしかし、FPGAのアクセスタイミングは周辺回路に従わねばならないから、周辺回路から必然的に決まってくるのだろうか。う〜ん、わからん。とりあえず、CPU設定でウェイト数を中くらいにしておく。最新回路図完成。
ウルトラDMA(以下UDMA)用の80極ケーブルの構造を調査する。
34番ピンはドライブ側でプルアップされるため、40極ケーブルの場合は34番ピンがHighレベルになる。
80極ケーブルではホスト側コネクタ内で、導線と未接続になっており、さらにグランドに接続されている。
こうすることで、80極ケーブルの場合は34番ピンが"0"になる。
ホストはこのレベルの違いで、ケーブルがUDMA用80極か普通の40極かを判断する。よく考えたものだ。
各基板のコネクタ部番に規則を付ける。
基板間の通信に使われるコネクタは、末尾を１番とする。基板のネットリスト、部品リスト完成。
部品発注開始。
VHDLの勉強開始
VHDLの評価基板が動作した。
LAN用パルストランスの絶縁耐圧について問題になる。
LANのポートは他のシリアルインターフェースと大きく異なるところがある。完全な差動信号で動作している所だ。差動信号は、たとえばＡ＋とＡ−という極性の反転した信号ペアを使い、Ａ＋がHighレベルであればＡ−はLowレベルを出力する。Ａ＋とＡ−のうちどちらの電圧が高いかで1と0を表現する。グランドやアースが基準では無い。
つまり、グランドやアースが必要ないのだ。
LANの機器にアースが必要ないならいいじゃんと考えていると、とんでもないことを見落とす。
例えば1万ボルトの発電機にLANのポートが付いていて、アースに繋がれたPCとLANで接続するとする。
もし発電機のLANポートが１万ボルトを基準に信号を作っていれば、Ａ＋とＡ−はそれぞれ10005Vと10000Vとなる。電位差は５Ｖなので、LANの規格に沿っているが、PCへは1000V以上の電圧がかかり、破壊に至る。
発電機にLANポートがあり、１万ボルトを基準に信号を作るなんて非常識だというなら、今度は常識的な例を示そう。
アースに繋がれたPCとノートパソコンをLANで接続する場合だ。ノートパソコンはアースに繋がれないのが普通だ。冬季は静電気が発生しやすく、ノートPCは帯電しているとする。このとき一般的に取りうる静電気の電圧は、20kV（２万ボルト）と言われている。つまり、２万ボルトに帯電した装置から、20005Vと20000Vの信号を受け取り、正常に動作しなければならないのだ。
静電気は空中へも放電されるから、２万ボルトの状態がずっと続くわけではないが、LANの信号は100BASE/Tの場合は、1秒/100Mbps = 10n秒（１０の−９乗）で１ビットを送信する。瞬きする間にフロッピーに入りきらないほどのデータを送るわけだ。放電されるまで待っていられない。
このため、LANの装置には必ずパルストランスというものを使う。パルス（＝交流成分）のみを通過させるトランスのことだ。そうすることで、１万ボルトや２万ボルトに帯電した信号から、必要な５Ｖと０Ｖだけを取り出すことが出来る。だがこのパルストランス自体の耐圧保証値は、どこのメーカーも２千ボルト程度だ。１万ボルトは保証の範囲外である。
パルストランスの役割を果たしていないのではないか、ということで議論となった。
結局、LANの入力段に挿入するコンデンサがミソだということになった。理屈はわかったが、実証しないと納得できないので、まだもやもやしたままでいる。
今日は６月１日の代替休日。
《今日のお勉強》
MACのFAT32対応は、OS8かららしい。
http://homepage1.nifty.com/ynishimu/cyber/macos8.1.html
ちなみに、ロングファイルネームもこのときに対応したようだ。RS-422の他にRS-485というものがある。
RS-485はRS-422の上位規格で、最大接続台数が10台から32台に増えている。
http://www.blackbox.co.jp/tech/150228.htmlこれからのBGAパッケージ時代は、バウンダリスキャンが必須のようだ。
設計業者が設計ミスをした。丸二日のロスになりそう。とても痛い。
http://www.tsm.ksp.or.jp/goepel/bsintro.htm
http://www.mentorg.co.jp/N-V/01_09/topic.html
モバイルペンティアムも当然バウンダリスキャンで検査しているだろうし、覚えなければいけないのだろうな。
サーバートラブルのためメールが送れない。頻繁にネットワークトラブルが起こる。
部品のチェック基板の検図初日。
検図。
検図
LVS検図１次終了。基板の種類が多いのでと大変だ。
FPGA講習会に出席。FPGA設計ツールの中級編。チョロい。
講師の先生は若い女の子で、新人さんぽかった。
説明の途中で緊張のあまり「ングング」の言葉をのどに詰まらせることもしばしば。
２次検図開始。
最終検図終了。承認。
タイミング図を書き始める。
こうやってタイミング図を書いてみると、FlashROMの遅さに驚く。昔WindowsをFlashROMから起動すれば早くなるんじゃないかと考えていたが、早くなんないや。こりゃ。
FlashROMアクセスのプリセット時間が足らず、悩む。
タイミング図だいたい完成。
明日から夏休みだい。